根据复旦大学微电子学院的消息，该校的周鹏团队已经验证了3-5纳米节点的双层沟道厚度为0.6 / 1.2纳米的栅极多桥沟道晶体管（GAA）具有重大需求的晶体管技术。 （GateAllAround），实现了高驱动电流和低泄漏电流的集成和统一，并为高性能和低功耗电子设备的开发提供了新的技术途径。相关成就被命名为“具有0.6 / 1.2nm沟道厚度的高驱动和低漏电流多桥沟道晶体管”。第66届国际电子器件大会（IEDM，International Electron DeviceMeeting）北京时间（HighDriveandLowLeakageCurrentMBCFET，ChannelThickness1.2nm / 0.6nm）在北京时间12月16日在线发布。 IEDM是微电子器件领域的顶级国际会议，也是国际学术界和顶级半导体公司的研发人员发布先进技术和最新发展的重要窗口。随着集成电路制造工艺进入5纳米技术节点以下，难以通过缩小来维持传统晶体管的性能改进，并且该技术正面临重大创新。具有多通道堆叠和满量程栅极环绕的新型多桥通道晶体管利用了这一动量，并利用GAA结构实现了更好的栅极控制能力和泄漏控制。它们被认为是3-5纳米节点晶体管的主要候选技术。现有技术已经实现了7层硅纳米片的GAA多桥沟道晶体管，大大增加了驱动电流。然而，随着堆叠通道数量的增加，泄漏电流也增加，并且所产生的功耗也不能忽略。双桥沟道晶体管的示意图及其性能图。针对上述问题，研究小组设计并制造了一种超薄环绕栅双桥沟道晶体管，该晶体管利用二维半导体材料的出色迁移率和环绕栅增强的特性来驱动电流。与普通的MoS2晶体管相比，它提高了400％以上，并且在室温下可以达到理想的亚阈值摆幅（60mV / dec）。同时，由于出色的静电控制和较大的禁带宽度，可以有效降低泄漏电流。该器件的驱动电流可与7层硅GAA晶体管的驱动电流相比，但泄漏电流仅为硅器件的1.9％，比后者低两个数量级。在高性能和低功率晶体管技术的未来应用中具有广阔的应用前景。该研究工作主要由博士生黄小河和刘春森在微电子学院张炜教授的指导下完成，并获得了国家自然科学基金委杰出青年科学家基金，紧急重点项目和上海市的资助。集成电路关键特别项目。并得到了复旦大学专用集成电路与系统国家重点实验室的支持。